(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-7002

(43)公開日 平成5年(1993)1月14日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H01L 29/784

9168-4M

H01L 29/78

FΙ

321 V

審査請求 未請求 請求項の数9(全19頁)

(21)出願番号

特願平3-156370

(22)出顧日

平成3年(1991)6月27日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 髙橋 英樹

福岡県福岡市西区今宿東一丁目1番1号

三菱電機株式会社福岡製作所内


(74)代理人 弁理士 高田 守 (外1名)

(54)【発明の名称】 絶縁ゲート型トランジスタ

(57) 【要約】

【目的】 UMOSでのトレンチ構造の降伏電圧に対す る素子耐圧の低下を防止し、かつ寄生トランジスタによ る素子破壊を生じ難くする。

【構成】 n-型ドレイン層2, p型ベース層3を用い、 p型ペース層3の表面からn-型ドレイン層2内にトレン チ凹部4を掘り込み、 p型ベース層3のトレンチ凹部4 に接する表面部にn+型ソース層5を形成させ、トレンチ 凹部4内の底部にp型ベース層12 (あるいはショット キーダイオード17)を形成させ、トレンチ凹部4内の 両内側壁面にゲート絶縁膜6を介して各ゲート電極14 を形成した上で、ソース電極13によって p型ベース層 3, n+型ソース層5, p型ベース層12 (あるいはショ ットキーダイオード17)を短絡して構成する。



【特許請求の範囲】

【請求項1】 第1導電型の第1の半導体層、および当 該第1の半導体層の表面上に形成させた第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記第2の半導体層の各トレン チ凹部に接する表面部に選択的に形成させた第1導電型 の第1の半導体領域と、前記各トレンチ凹部内の底部に 選択的に形成させた第2導電型の第2の半導体領域と、 前記各トレンチ凹部内の両内側壁面に対して、それぞれ 10 にゲート絶縁膜を介して接し、かつ層間絶縁膜により被 覆させて、前記第2の半導体領域の端部に重なるように 形成させた個々の各ゲート電極と、前記第2の半導体 層, 第1の半導体領域, および第2の半導体領域の相互 間を短絡して形成させたソース電極と、前記第1の半導 体層の裏面側対応に形成させたドレイン電極とを、少な くとも備えることを特徴とする絶縁ゲート型トランジス 夕。

【請求項2】 第1導電型の第1の半導体層、および当 該第1の半導体層の表面上に形成させた第2導電型の第 20 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記第2の半導体層の各トレン チ凹部に接する表面部に選択的に形成させた第1導電型 の第1の半導体領域と、前記各トレンチ凹部内の両内側 壁面に対して、それぞれにゲート絶縁膜を介して接し、 かつ層間絶縁膜により被覆して形成させた個々の各ゲー ト電極と、前記各ゲート電極を被覆する層間絶縁膜間で のトレンチ凹部内の底部に設けたショットキーダイオー ドと、前記第2の半導体層, 第1の半導体領域, および 30 ショットキーダイオードの相互間を短絡して形成させた ソース電極と、前記第1の半導体層の裏面側対応に形成 させたドレイン電極とを、少なくとも備えることを特徴 とする絶縁ゲート型トランジスタ。

【請求項3】 第1導電型の第1の半導体層、および当 該第1の半導体層の表面上に形成させた第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記各トレンチ凹部間での第2 の半導体層上に形成させた第1導電型の第3の半導体領 40 域と、前記各トレンチ凹部内の底部に選択的に形成させ た第2導電型の第2の半導体領域と、前記各トレンチ凹 部内の両内側壁面に対して、それぞれにゲート絶縁膜を 介して接し、かつ層間絶縁膜により被覆させて、前記第 2の半導体領域の端部に重なるように形成させた個々の 各ゲート電極と、前記第3の半導体領域、および第2の 半導体領域の相互間を短絡して形成させたソース電極 と、前記第1の半導体層の裏面側対応に形成させたドレ イン電極とを、少なくとも備えることを特徴とする絶縁 ゲート型トランジスタ。

2

第1導電型の第1の半導体層, および当 【請求項4】 該第1の半導体層の表面上に形成させた第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記各トレンチ凹部間での第2 の半導体層上に形成させた第1導電型の第3の半導体領 域と、前記各トレンチ凹部内の両内側壁面に対して、そ れぞれにゲート絶縁膜を介して接し、かつ層間絶縁膜に より被覆して形成させた個々の各ゲート電極と、前記各 ゲート電極を被覆する層間絶縁膜間でのトレンチ凹部内 の底部に設けたショットキーダイオードと、前記第3の 半導体領域、およびショットキーダイオードの相互間を 短絡して形成させたソース電極と、前記第1の半導体層 の裏面側対応に形成させたドレイン電極とを、少なくと も備えることを特徴とする絶縁ゲート型トランジスタ。 【請求項5】 第1導電型の第1の半導体層, および当 該第1の半導体層の表面上に形成された第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込むと共 に、掘り込んだ底部に選択的に第2の半導体領域を形成 させた複数の各トレンチ凹部と、前記第2の半導体層の 各トレンチ凹部に接する表面部に選択的に形成された第

1 導電型の第1の半導体領域と、前記各トレンチ凹部内の両内側壁面に対して、それぞれにゲート絶縁膜を介して接し、かつ上部、下部を層間絶縁膜により被覆して形成させたゲート電極と、前記第2の半導体層、および第1の半導体領域の相互間を短絡して形成させたソース電極と、前記第1の半導体層の裏面側対応に形成させたドレイン電極とを、少なくとも備えることを特徴とする絶縁ゲート型トランジスタ。 【請求項6】 第1導電型の第1の半導体層、および当該第1の半導体層の表面上に形成された第2導電型の第2の半導体層の表面上から、前記第2の半導体層の表面上から、前記第1の半導体層に達して選択的に掘り込まれた複数の各トレンチ凹部と 前記第2の半道体層の名トレンチ四部と 前記第2の半道体層の名トレンチ四部と 前記第2の半道体層の名トレンチ四

2の半導体層と、前記第2の半導体層の表面上から、前記第1の半導体層に達して選択的に掘り込まれた複数の各トレンチ凹部と、前記第2の半導体層の各トレンチ凹部と、前記第2の半導体層の各トレンチ凹部に接する表面部に選択的に形成された第1導電型の第1の半導体領域と、前記隣接する一方のトレンチ凹部内の両内側壁面に対して、それぞれにゲート絶縁膜により被覆して形成させたゲート電極、および他方のトレンチ凹部内のに形成させたゲート絶縁膜を介して接し、かつと部、および他方のトレンチ凹部内の両内側壁面と共に、当該他方のトレンチ凹部内の両内側壁面と共に、当該他方のトレンチ凹部内の両内側壁面と対して、それぞれにゲート絶縁膜を介して接し、かつ場に重なるように形成させて、前記第2の半導体領域の端部に重なるように形成させた個々の各ゲート電極と、前記第2の半導体層、第1の半導体領域、および第2の半導体領域の相互間を短絡して形成させたソース電極と、前記第1の半導体層の裏面側対応に形成させたドレイン電極とを、少なくとも備えることを特徴とする絶縁ゲート

50 型トランジスタ。

【請求項7】 第1導電型の第1の半導体層, および当 該第1の半導体層の表面上に形成された第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層に達して選択的に掘り込まれた複数の 各トレンチ凹部と、前記第2の半導体層の各トレンチ凹 部に接する表面部に選択的に形成された第1導電型の第 1の半導体領域と、前記隣接する一方のトレンチ凹部内 の両内側壁面に対して、それぞれにゲート絶縁膜を介し て接し、かつ上部、下部を層間絶縁膜により被覆して形 成させたゲート電極、および他方のトレンチ凹部内の両 10 内側壁面に対して、それぞれにゲート絶縁膜を介して接 し、かつ層間絶縁膜により被覆して形成させた個々の各 ゲート電極と、前記他方のトレンチ凹部内の各ゲート電 極を被覆する層間絶縁膜間でのトレンチ凹部内の底部に 設けたショットキーダイオードと、前記第2の半導体 層,第1の半導体領域,およびショットキーダイオード の相互間を短絡して形成させたソース電極と、前記第1 の半導体層の裏面側対応に形成させたドレイン電極と を、少なくとも備えることを特徴とする絶縁ゲート型ト ランジスタ。

【請求項8】 第1導電型の第1の半導体層、および当 該第1の半導体層の表面上に形成された第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記各トレンチ凹部間での第2 の半導体層上に形成させた第1導電型の第3の半導体領 域と、前記隣接する一方のトレンチ凹部内の両内側壁面 に対して、それぞれにゲート絶縁膜を介して接し、かつ 上部、下部を層間絶縁膜により被覆して形成させたゲー ト電極、および他方のトレンチ凹部内の底部に第2導電 30 型の第2の半導体領域を選択的に形成させると共に、当 該他方のトレンチ凹部内の両内側壁面に対して、それぞ れにゲート絶縁膜を介して接し、かつ層間絶縁膜により 被覆して第2の半導体領域の端部に重なるように形成さ せた個々の各ゲート電極と、前記第3の半導体領域、お よび第2の半導体領域の相互間を短絡して形成させたソ ース電極と、前記第1の半導体層の裏面側対応に形成さ せたドレイン電極とを、少なくとも備えることを特徴と する絶縁ゲート型トランジスタ。

【請求項9】 第1導電型の第1の半導体層、および当 40 該第1の半導体層の表面上に形成された第2導電型の第 2の半導体層と、前記第2の半導体層の表面上から、前 記第1の半導体層内に達するまで選択的に掘り込んだ複 数の各トレンチ凹部と、前記各トレンチ凹部間での第2 の半導体層上に形成させた第1導電型の第3の半導体領 域と、前記隣接する一方のトレンチ凹部内の両内側壁面 に対して、それぞれにゲート絶縁膜を介して接し、かつ 上部、下部を層間絶縁膜により被覆して形成させたゲー ト電極、および他方のトレンチ凹部内の両内側壁面に対 して、それぞれにゲート絶縁膜を介して接し、かつ層間 50

絶縁膜により被覆して形成させた個々の各ゲート電極 と、前記他方のトレンチ凹部内の各ゲート電極を被覆す る層間絶縁膜間でのトレンチ凹部内の底部に設けたショ ットキーダイオードと、前記第3の半導体領域、および ショットキーダイオードの相互間を短絡して形成させた ソース電極と、前記第1の半導体層の裏面側対応に形成 させたドレイン電極とを、少なくとも備えることを特徴 とする絶縁ゲート型トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、絶縁ゲート型トラン ジスタに関し、さらに詳しくは、トレンチ絶縁効果型ト ランジスタにおける特性向上のための改良構造に係るも のである。

[0002]

20

【従来の技術】一般に、絶縁ゲート型トランジスタのう ち、シリコン層の表面に形成された凹部(いわゆる、ト レンチ凹部)の内側壁面に対して、ゲート電極を設けた 構成のものを、通常、UMOSと称しており、このUM OSは、多数のユニットセルが並列された構造を有して いる。

【0003】図11には、従来の一例によるこの種のU MOS構造をもつ絶縁ゲート型トランジスタの概要構成 を模式的に示してある。この従来例は、3個のユニット セルを並列配置させた場合である。

【0004】すなわち、図11に示す装置構成におい て、従来例によるUMOS構造の絶縁ゲート型トランジ スタは、第1の半導体層としてのn+型ドレイン層1と、 当該n+型ドレイン層1の主面上に形成された第2の半導 体層としてのn-型ドレイン層2と、第2の半導体層とし てのn-型ドレイン層2の表面上に p型の不純物を拡散し て形成された p型ベース層3とを有しており、かつ当該 p型ペース層3の表面上からは、所定のパターンに従い 選択的にシリコンをエッチングして、n-型ドレイン層2 に達するトレンチ凹部(以下、トレンチと呼ぶ) 4を掘 り込んである。

【0005】そして、前記 p型ベース層3のトレンチ4 に接する表面部には、n+型ソース層5を選択的に形成さ せると共に、当該トレンチ4の内側壁面間にあって、底 部4 a の位置までゲート絶縁膜6を介してゲート電極7 を設けることにより、トレンチ4の各側壁面側での p型 ベース層3の表面がチャネル領域8となる。

【0006】また、各ユニットセル間に共通して、前記 p型ベース層3の表面とn+型ソース層5の表面とを短絡 するようにソース電極9を形成させ、かつ当該ソース電 極9と前記ゲート電極7間を層間絶縁膜10によって絶 縁させてあり、さらに、前記n+型ドレイン層1の裏面に ドレイン電極11を設けてある。なお、こゝでは図示省 略したが、このUMOS構造の場合、通常、前記トレン チ4がストライプ状に形成されており、これらの各トレ

40

ンチ4内でのゲート電極7の相互は、ストライプの端部 で短絡されている。

【0007】続いて、上記従来例装置の動作について述

【0008】上記構成において、ドレイン電極11とソ ース電極9間に所定のドレイン電圧Vpsを印加し、かつ ゲート電極7とソース電極9間にゲート電圧VGSを印加 すると、チャネル領域8が n型に反転してチャネルを形 成し、このチャネルを通してドレイン電極11とソース 電極9との間にドレイン電流IDが流れ、このドレイン 10 電流IDはゲート電圧VGSによって制御される。

【0009】また、このUMOSに印加できるドレイン 電圧Vps(逆電圧)は、p型ベース層3とn-型ドレイン 層2の降伏電圧によって制限される。そして、一般に逆 電圧は、n-型ドレイン層2の不純物濃度、厚さと、p型 ベース層3の形状とによって決定される。

【0010】次に、図12には、このUMOSにドレイ ン電圧VDSを印加したときの空乏層の延びを示してあ

【0011】前記したように、ドレイン電極11とソー 20 ス電極9間にドレイン電圧Vpsを印加すると、 p型ベー ス層3から空乏層が延び始め、やがて、各 p型ベース層 3から延びる空乏層がつながる。このとき、空乏層は、 トレンチ4のコーナー部4bにおいて不連続になり易 く、当該コーナー部4bに電界集中を生ずる。そして、 一般にpn接合における降伏電圧は、当該pn接合表面の電 界強度によって決まるため、このように電界集中を生ず ることにより、pn接合の降伏電圧が低下する。

【0012】一方、前記図11に示す構成では、n+型ソ ース層 5, p型ベース層 3, およびn-型ドレイン層 2に 30 よって形成される寄生トランジスタが存在する。こゝ で、一般にUMOSの等価回路は、図13(a)のように 表わされるが、実質的には、図13(b)のようになる。 同図において、Ra は p型ベース層3の縦方向の抵抗で ある。そして、UMOSが降伏した場合、そのときの降 伏電流 Jc は、寄生トランジスタのベース電流となり、 この降伏電流 Jc が、当該寄生トランジスタをオンさせ るペース電流($i_R = 0.6$ を越える値)以上になると、 この寄生トランジスタを制御できなくなるために、素子 破壊をきたすことになる。

【0013】さらに、 p型ベース層3, およびn-型ドレ イン層2によって形成されるダイオードが順方向に通電 されていて、急激に逆方向電圧を加える(モータ制御な どにおいてよく発生する)と、当該ダイオードにリカバ リー電流が流れ、これが寄生トランジスタのベース電流 となって、同様に素子破壊をきたすことになる。

[0014]

【発明が解決しようとする課題】上記のように、従来の トレンチ構造によるUMOSでは、トレンチのコーナー 部に電界集中が発生するために、このようなトレンチ構 50

造をもたないUMOSに比較するとき、低い電圧で p型 ベース層3, およびn-型ドレイン層2が降伏したり、寄 生トランジスタのベース電流を制御できずに、素子破壊 を生ずるという問題点があった。

【0015】この発明は、このような従来の問題点を解 消するためになされたもので、その目的とするところ は、UMOSにおいて、トレンチ構造の改良により、降 伏電圧に対する耐圧の低下を防止すると共に、寄生トラ ンジスタによる素子破壊を生じ難くした、この種の絶縁 ゲート型トランジスタを提供することである。

[0016]

【課題を解決するための手段】前記目的を達成するため に、次のように構成したものである。

【0017】この発明の第1の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成させた第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記第2の半導体層の各トレ ンチ凹部に接する表面部に選択的に形成させた第1導電 型の第1の半導体領域と、前記各トレンチ凹部内の底部 に選択的に形成させた第2導電型の第2の半導体領域 と、前記各トレンチ凹部内の両内側壁面に対して、それ ぞれにゲート絶縁膜を介して接し、かつ層間絶縁膜によ り被覆させて、前記第2の半導体領域の端部に重なるよ うに形成させた個々の各ゲート電極と、前記第2の半導 体層,第1の半導体領域,および第2の半導体領域の相 互間を短絡して形成させたソース電極と、前記第1の半 導体層の裏面側対応に形成させたドレイン電極とを、少 なくとも備えることを特徴とするものである。

【0018】この発明の第2の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成させた第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記第2の半導体層の各トレ ンチ凹部に接する表面部に選択的に形成させた第1導電 型の第1の半導体領域と、前記各トレンチ凹部内の両内 側壁面に対して、それぞれにゲート絶縁膜を介して接 し、かつ層間絶縁膜により被覆して形成させた個々の各 ゲート電極と、前記各ゲート電極を被覆する層間絶縁膜 間でのトレンチ凹部内の底部に設けたショットキーダイ オードと、前記第2の半導体層、第1の半導体領域、お よびショットキーダイオードの相互間を短絡して形成さ せたソース電極と、前記第1の半導体層の裏面側対応に 形成させたドレイン電極とを、少なくとも備えることを 特徴とするものである。

【0019】この発明の第3の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成させた第2導電型の

第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記各トレンチ凹部間での第 2の半導体層上に形成させた第1導電型の第3の半導体 領域と、前記各トレンチ凹部内の底部に選択的に形成さ せた第2導電型の第2の半導体領域と、前記各トレンチ 凹部内の両内側壁面に対して、それぞれにゲート絶縁膜 を介して接し、かつ層間絶縁膜により被覆させて、前記 第2の半導体領域の端部に重なるように形成させた個々 の各ゲート電極と、前記第3の半導体領域、および第2 10 の半導体領域の相互間を短絡して形成させたソース電極 と、前記第1の半導体層の裏面側対応に形成させたドレ イン電極とを、少なくとも備えることを特徴とするもの

【0020】この発明の第4の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成させた第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記各トレンチ凹部間での第 20 2の半導体層上に形成させた第1導電型の第3の半導体 領域と、前記各トレンチ凹部内の両内側壁面に対して、 それぞれにゲート絶縁膜を介して接し、かつ層間絶縁膜 により被覆して形成させた個々の各ゲート電極と、前記 各ゲート電極を被覆する層間絶縁膜間でのトレンチ凹部 内の底部に設けたショットキーダイオードと、前記第3 の半導体領域、およびショットキーダイオードの相互間 を短絡して形成させたソース電極と、前記第1の半導体 層の裏面側対応に形成させたドレイン電極とを、少なく とも備えることを特徴とするものである。

【0021】この発明の第5の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成された第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込むと 共に、掘り込んだ底部に選択的に第2の半導体領域を形 成させた複数の各トレンチ凹部と、前記第2の半導体層 の各トレンチ凹部に接する表面部に選択的に形成された 第1導電型の第1の半導体領域と、前記各トレンチ凹部 内の両内側壁面に対して、それぞれにゲート絶縁膜を介 40 して接し、かつ上部、下部を層間絶縁膜により被覆して 形成させたゲート電極と、前記第2の半導体層、および 第1の半導体領域の相互間を短絡して形成させたソース 電極と、前記第1の半導体層の裏面側対応に形成させた ドレイン電極とを、少なくとも備えることを特徴とする ものである。

【0022】この発明の第6の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成された第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、

前記第1の半導体層に達して選択的に掘り込まれた複数 の各トレンチ凹部と、前記第2の半導体層の各トレンチ 凹部に接する表面部に選択的に形成された第1導電型の 第1の半導体領域と、前記隣接する一方のトレンチ凹部 内の両内側壁面に対して、それぞれにゲート絶縁膜を介 して接し、かつ上部、下部を層間絶縁膜により被覆して 形成させたゲート電極、および他方のトレンチ凹部内の 底部に第2導電型の第2の半導体領域を選択的に形成さ せると共に、当該他方のトレンチ凹部内の両内側壁面に 対して、それぞれにゲート絶縁膜を介して接し、かつ層 間絶縁膜により被覆させて、前記第2の半導体領域の端 部に重なるように形成させた個々の各ゲート電極と、前 記第2の半導体層, 第1の半導体領域, および第2の半 導体領域の相互間を短絡して形成させたソース電極と、 前記第1の半導体層の裏面側対応に形成させたドレイン 電極とを、少なくとも備えることを特徴とするものであ

【0023】この発明の第7の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成された第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層に達して選択的に掘り込まれた複数 の各トレンチ凹部と、前記第2の半導体層の各トレンチ 凹部に接する表面部に選択的に形成された第1導電型の 第1の半導体領域と、前記隣接する一方のトレンチ凹部 内の両内側壁面に対して、それぞれにゲート絶縁膜を介 して接し、かつ上部、下部を層間絶縁膜により被覆して 形成させたゲート電極、および他方のトレンチ凹部内の 両内側壁面に対して、それぞれにゲート絶縁膜を介して 接し、かつ層間絶縁膜により被覆して形成させた個々の 各ゲート電極と、前記他方のトレンチ凹部内の各ゲート 電極を被覆する層間絶縁膜間でのトレンチ凹部内の底部 に設けたショットキーダイオードと、前記第2の半導体 層, 第1の半導体領域, およびショットキーダイオード の相互間を短絡して形成させたソース電極と、前記第1 の半導体層の裏面側対応に形成させたドレイン電極と を、少なくとも備えることを特徴とするものである。

【0024】この発明の第8の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成された第2導電型の 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記各トレンチ凹部間での第 2の半導体層上に形成させた第1導電型の第3の半導体 領域と、前記隣接する一方のトレンチ凹部内の両内側壁 面に対して、それぞれにゲート絶縁膜を介して接し、か つ上部、下部を層間絶縁膜により被覆して形成させたゲ ート電極、および他方のトレンチ凹部内の底部に第2導 電型の第2の半導体領域を選択的に形成させると共に、

当該他方のトレンチ凹部内の両内側壁面に対して、それ

ぞれにゲート絶縁膜を介して接し、かつ層間絶縁膜によ り被覆して第2の半導体領域の端部に重なるように形成 させた個々の各ゲート電極と、前記第3の半導体領域、 および第2の半導体領域の相互間を短絡して形成させた ソース電極と、前記第1の半導体層の裏面側対応に形成 させたドレイン電極とを、少なくとも備えることを特徴 とするものである。

【0025】この発明の第9の発明に係る絶縁ゲート型 トランジスタは、第1導電型の第1の半導体層、および 当該第1の半導体層の表面上に形成された第2導電型の 10 第2の半導体層と、前記第2の半導体層の表面上から、 前記第1の半導体層内に達するまで選択的に掘り込んだ 複数の各トレンチ凹部と、前記各トレンチ凹部間での第 2の半導体層上に形成させた第1導電型の第3の半導体 領域と、前記隣接する一方のトレンチ凹部内の両内側壁 面に対して、それぞれにゲート絶縁膜を介して接し、か つ上部、下部を層間絶縁膜により被覆して形成させたゲ ート電極,および他方のトレンチ凹部内の両内側壁面に 対して、それぞれにゲート絶縁膜を介して接し、かつ層 間絶縁膜により被覆して形成させた個々の各ゲート電極 20 と、前記他方のトレンチ凹部内の各ゲート電極を被覆す る層間絶縁膜間でのトレンチ凹部内の底部に設けたショ ットキーダイオードと、前記第3の半導体領域、および ショットキーダイオードの相互間を短絡して形成させた ソース電極と、前記第1の半導体層の裏面側対応に形成 させたドレイン電極とを、少なくとも備えることを特徴 とするものである。

[0026]

【作用】この発明の各発明における絶縁ゲート型トラン ジスタでは、コレクタ電流が、ドレイン電極からトレン 30 チ凹部の底部に形成された第2導電型の第2の半導体領 域、またはショットキーダイオードを通り、当該トレン チ凹部内のソース電極を経て表面部のソース電極に流 れ、また一方で、ドレイン電極から第1導電型の第1の 半導体層を通り、かつ第2導電型の第2の半導体層を経 て表面部のソース電極に流れる。

[0027]

【実施例】以下、この発明に係る絶縁ゲート型トランジ スタの各別の実施例につき、図1ないし図10を参照し て詳細に説明する。なお、これらの図1ないし図10に 40 示す各別の実施例構成において、上記図11ないし図1 3に示す従来例構成と同一符号は、同一または相当部分 を表わしている。

【0028】まず、図1はこの発明の第1の発明の一実 施例(説明の便宜上、以下,第1実施例と呼ぶ、他の発 明の場合も同様である)を適用したUMOS構造をもつ 絶縁ゲート型トランジスタの概要構成を模式的に示す断 面図であり、また、図2は同上第1実施例構成の要部を 破断して模式的に示す平面図である。

10

実施例装置の構成において、このUMOS構造の絶縁ゲ ート型トランジスタは、上記の従来例構成の場合と同様 に、n+型ドレイン層1と、当該n+型ドレイン層1の主面 上に形成された第1の半導体層としてのn-型ドレイン層 2と、当該n-型ドレイン層2の表面上に p型の不純物を 拡散して形成された第2の半導体層としての p型ベース 層3とを有しており、かつ前記 p型ベース層3の表面上 からは、所定のパターン、こゝでは、各ユニットセルを 形成させるべくストライプ状のパターンに従い、選択的 に該当面のシリコンをエッチングして、n-型ドレイン層 2に達する複数条の各トレンチ4をそれぞれに掘り込む と共に、前記 p型ベース層3の各トレンチ4に接する表 面部にあって、第1の半導体領域としてのn+型ソース層 5をそれぞれ選択的に拡散形成させてある。

【0030】また、前記各トレンチ4の底部4aの中間 部には、第2の半導体領域としてのp型ベース領域12 を拡散形成させた上で、当該各トレンチ4の左、右内側 壁面に接して底部4aの位置まで、それぞれにゲート絶 縁膜6を介してゲート電極14を形成させることによ り、トレンチ4の各側壁面側での p型ベース層3の表面 がそれぞれにチャネル領域8となる。

【0031】そして、各ユニットセル間に共通するよう にして、前記トレンチ4における各ゲート電極14での 表面の層間絶縁膜10間の内部を含んで、前記p型ベー ス層3の表面とn+型ソース層5の表面とを短絡するよう にソース電極13, 13 aを形成させてあり、これによ って、これらの p型ベース層3, n+型ソース層5, およ び p型ベース領域12の相互が短絡される。こゝで、ソ ース電極13は、 p型ベース層3とn+型ソース層5との 表面間の電極部分を、ソース電極13aは、トレンチ4 内に対応して p型ベース領域12の表面に接する電極部 分をそれぞれに示している。

【0032】さらに、前記n+型ドレイン層1の裏面に は、ドレイン電極11を設けてあり、かつ各ゲート電極 14については、図2によって明らかなように、それぞ れの端面が並列に共通電極15によって短絡されると共 に、当該共通電極15に接続されるゲートパッド16を 介して外部へ配線される。

【0033】続いて、上記第1実施例装置の動作につい て述べる。

【0034】上記構成において、ドレイン電極11とソ ース電極13間に所定のドレイン電圧Vpsを印加し、か つゲート電極14とソース電極13間にゲート電圧VGS を印加すると、チャネル領域8が n型に反転してチャネ ルを形成し、このチャネルを通してドレイン電極11と ソース電極13との間にドレイン電流 ID が流れ、この ドレイン電流 ID はゲート電圧 Vcsによって制御され る。

【0035】こゝで、この第1実施例による装置構成で 【0029】すなわち、これらの図1、図2に示す第1 50 のUMOSにおける逆電圧について考えてみる。まず、

前記ドレイン電圧Vpsを印加した場合の空乏層(電界強度分布)の状態を図3に示す。

【0036】この第1実施例による構成の場合、ドレイン電極11とソース電極13間にドレイン電圧 V_{DS} が印加されると、空乏層は、p型ベース層3と、トレンチ4の底部でのp型ベース領域12との双方から延び始めるために、従来例での図12に示したトレンチ4のコーナー部4bにおける電界集中が、当該p型ベース領域12からの空乏層の延びによって緩和されることになる。

【0037】従って、この第1実施例構成でのUMOS 10 における逆電圧は、本来の p型ベース層3 (p型ベース 領域12)とn-型ドレイン層2で決定される電圧に近付 くことになり、これによって従来例構造ほどは耐圧低下を生ずることがない。

【0038】続いて、この第1実施例構成での等価回路 を図4に示す。

【0039】この第1実施例構成においては、従来例の構成に対して、トレンチ4の底部4aでの p型ベース領域12によって形成されるダイオードが並列に加えられており、かつ図1からも明らかなように、 p型ベース層 203よりも、当該 p型ベース領域12の方が場合、n+型ドレイン層1に近くなっている。

【0040】そして、この場合、一般的には、降伏現象が p型ベース領域12で発生する筈であるが、このときの降伏電流Jc は、当該 p型ベース領域12からソース電極13へ直接、流れるために、寄生トランジスタのベース電流とはなり得ず、従って、こゝでは、寄生トランジスタのオンによる素子破壊を防止できる。

【0041】また、この第1実施例構成でのダイオードのリカバリーについて考えると、このリカバリー電流は、前記図4に示す寄生トランジスタ(TR)と、トレンチ4の底部4aでのp型ベース領域12によるダイオード(DI)とに分割されることになり、これを従来例構成の場合に比較するとき、当該寄生トランジスタ(TR)に流れるリカバリー電流が少なくなるために、こっでも、寄生トランジスタ(TR)のオンによる素子破壊を防止できる。

【0042】さらに、この第1実施例構成において、図1でのトレンチ4の底部4aとp型ベース領域12との関係寸法1と、トレンチ4の深さhとの関係について述40べると、次の通りである。

【0043】まず、前記深されについては、こゝでのUMOSの装置構成上、可能な限り小さい方が、耐圧を高くでき、かつオン抵抗が小さくなる。但し、少なくともゲート電極14の縦方向の幅以内でなければならない。なお、この場合、オン抵抗とは、このUMOSに電圧が印加されてオンし、ドレイン電極11からソース電極13にコレクタ電流が流れ始めるときのpn接合間の抵抗である。

【0044】また、前記寸法1については、可能な限り 50

12

【0045】次に、図6はこの発明の第2の発明を適用した第2実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。【0046】この第2実施例装置は、前記第1実施例装置の構成において、トレンチ4の底部4aに形成されるp型ベース領域12に代え、ショットキーダイオード17を形成させたものであり、他の各部の構成は全く同一である。

【0047】この第2実施例構成でのUMOSにおける逆電圧は、この場合にあっても、空乏層が、ショットキーダイオード17からも延びるために、従来例でのトレンチ4のコーナー部4bにおける電界集中が起り難くなる。但し、当該ショットキーダイオード17によって逆電圧が決定されることになるので、前記第1実施例構成の場合に比較して耐圧が低くなる。また、この場合にも、降伏現象が当該ショットキーダイオード17において起るので、降伏電流Jcによる素子破壊を防止できる。さらに、ダイオードのリカバリー電流は、このショットキーダイオード17の場合、通常のpn接合ダイオードに比較して格段に少なく、このために、当該リカバリー電流による素子破壊は、第1実施例の場合よりも一層、起り難くなる。

【0048】次に、図7はこの発明の第3の発明を適用した第3実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。【0049】前記第1実施例装置の場合、p型ベース層3の表面部に選択的にn+型ソース層5が形成され、かつこれらのp型ベース層3,およびn+型ソース層5の各表面部をソース電極13に短絡させているが、この第3実施例装置では、これに代えてp型ベース層18の表面部にn+型ソース層19を形成させると共に、当該p型ベース層18については、n+型ソース層19を介してソース電極13に短絡させるようにしたものであり、他の各部の構成は全く同一である。

【0050】こゝで、一般的には、このような構造にした方が、各トレンチ4間の間隔を狭めることが可能で、同一寸法内におけるトレンチ4の数を増加でき、かつ各チャネル8を流れる電流が小さくなって、オン時の抵抗を低減し得るのであるが、一方、このような構造の場合は、チャネル8の長さが短くなって、寄生トランジスタが簡単にオンして了うことから、前記図11の従来例構造では、p型ベース層3をソース電極13に短絡させる

13

必要がある。

【0051】しかし、図7の第3実施例構造のように、トレンチ4の底部4aにp型ベース領域12を形成させた構造では、先に述べた如く、寄生トランジスタによる素子破壊が極めて起り難いために、n+型ソース層19を介してp型ベース層18をソース電極13に短絡させることができる。なお、この第3実施例装置においては、第2実施例装置の場合と同様に、トレンチ4の底部4aに形成されるp型ベース領域12に代えて、ショットキーダイオード17を形成させてもよく、同様な作用、効 10果が得られるもので、この発明の第4の発明を構成する。

【0052】次に、図8はこの発明の第5の発明を適用した第4実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。【0053】この第4実施例装置は、前記図11の従来例装置の構成において、前記図1の第1実施例による構成、つまり、トレンチ4の底部4aにp型ベース領域23を形成させたものであり、他の各部の構成は全く同一である。こゝで、図8中、20は前記ゲート電極7に対20応するゲート電極、21は前記層間絶縁膜10に対応する層間絶縁膜、22は前記ソース電極9に対応するソース電極である。

【0054】そして、この第4実施例の構成でも、第1 実施例構成の場合と同様に、トレンチ4のコーナー部4 bでの電界集中を効果的に緩和できて、逆電圧の低下を 少なくし得るのであるが、この場合には、寄生トランジ スタによる素子破壊を防止する点において難がある。こ ゝでは、この発明の第6の発明を構成する。

【0055】次に、図9はこの発明の第6の発明を適用 30 した第5実施例によるUMOS構造をもつ絶縁ゲート型 トランジスタの概要構成を模式的に示す断面図である。

【0056】この第5実施例装置は、前記図11の従来例の構成の一部に、前記図1の第1実施例でのトレンチ4の底部4aにp型ベース領域12を形成させた構成を取り入れたものであり、他の各部の構成は全く同一である。こゝで、図9中、24は前記ソース電極9に対応するソース電極である。

【0057】そして、この第5実施例の構成では、耐圧の点に難があるが、第1実施例構成の場合と同様に、寄 40 生トランジスタによる素子破壊の防止が可能である。また、この場合、底部4aに p型ベース領域12を形成したトレンチ4については、必ずしもゲート電極14を形成しなくともよい。なお、この第5実施例装置においても、第2実施例装置の場合と同様に、トレンチ4の底部4aに形成される p型ベース領域12に代えて、ショットキーダイオード17を形成させてもよいことは勿論であり、こゝでは、この発明の第7の発明を構成する。

【0058】次に、図10はこの発明の第8の発明を適 用した第6実施例によるUMOS構造をもつ絶縁ゲート 50 14

型トランジスタの概要構成を模式的に示す断面図である。

【0059】この第6実施例装置は、前記図11の従来例の構成の一部に、前記図1の第1実施例でのトレンチ4の底部4aに p型ペース領域12を形成させた構成,および前記図7の第3実施例の構成をそれぞれに取り入れたものであり、他の各部の構成は全く同一である。

【0060】そして、この第6実施例の構成では、前記第5実施例構成の場合と同様に、耐圧の点に難があるが、寄生トランジスタによる素子破壊の防止が可能である。なお、この第6実施例装置においても、第2実施例装置の場合と同様に、トレンチ4の底部4aに形成される p型ベース領域12に代えて、ショットキーダイオード17を形成させてもよいことは勿論であり、こゝでは、この発明の第9の発明を構成する。

【0061】こゝで、前記各実施例においては、この発明をトレンチ構造をもつMOSFETに適用する場合について述べたが、他のMOSゲートのトランジスタ(IGBT, MCTなど)にも同様に適用できるものであり、また、各実施例では、 nチャネルのものについて述べたが、 pチャネルのものにも同様に適用できて、それぞれに同等の作用、効果を奏し得るのである。

[0062]

【発明の効果】以上、各実施例によって詳述したよう に、この発明によれば、第1導電型の第1の半導体層、 および当該第1の半導体層の表面上に形成させた第2導 電型の第2の半導体層を用い、第2の半導体層の表面側 から第1の半導体層内に達するまで複数の各トレンチ凹 部を選択的に掘り込み、かつ第2の半導体層の各トレン チ凹部に接する表面部に第1導電型の第1の半導体領域 を選択的に形成させると共に、各トレンチ凹部内の底部 に第2導電型の第2の半導体領域を選択的に形成させる か、あるいはショットキーダイオードを形成させ、ま た、各トレンチ凹部内の両内側壁面にゲート絶縁膜を介 して個々の各ゲート電極を形成した上で、ソース電極に より、これらの第2の半導体層、第1の半導体領域、お よび第2の半導体領域の相互間,あるいはこれらの第2 の半導体層, 第1の半導体領域, およびショットキーダ イオードの相互間を短絡して構成させたので、コレクタ 電流が、ドレイン電極からトレンチ凹部の底部に形成さ れた第2導電型の第2の半導体領域、あるいはショット キーダイオードを通って、トレンチ凹部内のソース電極 を経た後に表面部のソース電極に流れ、また一方では、 ドレイン電極から第1導電型の第1の半導体層を通り、 かつ第2導電型の第2の半導体層を経て表面部のソース 電極に流れることになり、この結果、降伏電圧に対する 素子の耐圧の低下、ならびに寄生トランジスタのオンに よる素子の破壊などをそれぞれ良好かつ効果的に防止し 得るという優れた特長がある。

【図面の簡単な説明】

15

【図1】この発明の第1の発明を適用した第1実施例に よるUMOS構造をもつ絶縁ゲート型トランジスタの概 要構成を模式的に示す断面図である。

【図2】同上第1実施例構成の要部を破断して模式的に 示す平面図である。

【図3】同上第1実施例装置にドレイン電圧を印加した ときの空乏層(電界強度分布)の状態を模式的に示す断 面説明図である。

【図4】同上第1実施例装置の等価回路図である。

【図5】同上第1実施例装置における耐圧とオン抵抗と 10 の関係を示すグラフである。

【図6】この発明の第2の発明を適用した第2実施例に よるUMOS構造をもつ絶縁ゲート型トランジスタの概 要構成を模式的に示す断面図である。

【図7】この発明の第3(第4)の発明を適用した第3 実施例によるUMOS構造をもつ絶縁ゲート型トランジ スタの概要構成を模式的に示す断面図である。

【図8】この発明のの第5の発明を適用した第4実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【図9】この発明のの第6(第7)の発明を適用した第5実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【図10】この発明のの第8(第9)の発明を適用した 第6実施例によるUMOS構造をもつ絶縁ゲート型トラ ンジスタの概要構成を模式的に示す断面図である。 16

*【図11】従来例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【図12】同上従来例装置にドレイン電圧を印加したと きの空乏層(電界強度分布)の状態を模式的に示す断面 説明図である。

【図13】同上従来例装置の等価回路図である。 【符号の説明】

1 n+型ドレイン層

2 n-型ドレイン層 (第1の半導体層)

3,18 p型ベース層(第2の半導体層)

4 トレンチ (トレンチ凹部)

4 a 底部

4 b コーナー部

5 n+型ソース層 (第1の半導体領域)

6 ゲート絶縁膜

7, 14, 20 ゲート電極

8 チャネル領域

9, 13, 13a, 22, 24 ソース電極

10,21 層間絶縁膜

11 ドレイン電極

12,23 p型ベース領域(第2の半導体領域)

15 共通電極


16 ゲートパッド


17 ショットキーダイオード


19 n+型ソース領域(第3の半導体領域)


【図1】

【図4】











【図6】




【図7】



19: 『セソース領域(オ3の半導体領域)

【図8】




20: ゲート 電極

21: 層向他碰噴


22: ソース 電荷

23: P型ベース領域(オ2の年導体機域)


【図9】




【図10】




【図11】



【図12】







【手続補正書】

【提出日】平成4年9月22日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0003

【補正方法】変更

【補正内容】

【0003】<u>図10</u>には、従来の一例によるこの種のUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示してある。この従来例は、3個のユニットセルを並列配置させた場合である。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】すなわち、図10に示す装置構成において、従来例によるUMOS構造の絶縁ゲート型トランジスタは、第1の半導体層としてのn+型ドレイン層1と、当該n+型ドレイン層1の主面上に形成された第2の半導体層としてのn-型ドレイン層2と、第2の半導体層としてのn-型ドレイン層2の表面上に p型の不純物を拡散して形成された p型ベース層3とを有しており、かつ当該p型ベース層3の表面上からは、所定のパターンに従い選択的にシリコンをエッチングして、n-型ドレイン層2に達するトレンチ凹部(以下、トレンチと呼ぶ)4を掘り込んである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 5

【補正方法】変更

【補正内容】

【0005】そして、前記 p型ベース層3のトレンチ4

に接する表面部には、n+型ソース層 5 を選択的に形成させると共に、当該トレンチ4の内側壁面間にあって、底部4aの位置までゲート絶縁膜 6 を介してゲート電極 7 を設けることにより、トレンチ4の各側壁面側での p型ペース層 3 のトレンチ面がチャネル領域 8 となる。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】次に、 $\boxed{2011}$ には、このUMOSにドレイン電圧10000を印加したときの空乏層の延びを示してある。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】一方、前記図10に示す構成では、n+型ソース層5, p型ペース層3,およびn-型ドレイン層2によって形成される寄生トランジスタが存在する。こゝで、一般にUMOSの等価回路は、図12(a) のように表わされるが、実質的には、図12(b) のようになる。同図において、Ra は p型ペース層3の縦方向の抵抗である。そして、UMOSが降伏した場合、そのときの降伏電流Jc は、寄生トランジスタのペース電流となり、この降伏電流Jcが、当該寄生トランジスタをオンさせるペース電流以上になると、この寄生トランジスタを制御できなくなるために、素子破壊をきたすことになる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

[0014]

【発明が解決しようとする課題】上記のように、従来のトレンチ構造によるUMOSでは、トレンチのコーナー部に電界集中が発生するために、このようなトレンチ構造をもたないパワーMOSに比較するとき、低い電圧でp型ペース層3,およびn-型ドレイン層2が降伏する。また、寄生トランジスタが存在するために、寄生トランジスタのペース電流を制御できずに、素子破壊を生ずるという問題点があった。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

[0026]

【作用】この発明の各発明における絶縁ゲート型トランジスタでは、トレンチ凹部の底部に第2導電型の第2の半導体領域、またはショットキーダイオードが形成され、ソース電極に接続されているので、トレンチコーナーでの電界集中が起こりにくく、また寄生トランジスタのベース電流が第2導電型の第2の半導体領域、またはショットキーダイオードを通って流れる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

[0027]

【実施例】以下、この発明に係る絶縁ゲート型トランジスタの各別の実施例につき、図1ないし図9を参照して詳細に説明する。なお、これらの図1ないし図9に示す各別の実施例構成において、上記図10ないし図12に示す従来例構成と同一符号は、同一または相当部分を表している。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】また、前記各トレンチ4の底部4aの中間部には、第2の半導体領域としてのp型ベース領域12を拡散形成させた上で、当該各トレンチ4の左、右内側壁面に接して底部4aの位置まで、それぞれにゲート絶縁膜6を介してゲート電極14を形成させることにより、トレンチ4の各側壁面側でのp型ベース層3のトレンチ面がそれぞれにチャネル領域8となる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正内容】

【0036】この第1実施例による構成の場合、ドレイン電極11とソース電極13間にドレイン電圧 V_{DS} が印加されると、空乏層は、p型ベース層3と、トレンチ4の底部でのp型ベース領域12との双方から延び始めるために、従来例での図11に示したトレンチ4のコーナー部4bにおける電界集中が、当該p型ベース領域12からの空乏層の延びによって緩和されることになる。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】まず、前記深さhについては、こゝでのUMOSの装置構成上、可能な限り小さい方が、耐圧を高くでき、かつオン抵抗が小さくなる。但し、少なくともゲート電極14の縦方向の幅以内でなければならない。なお、この場合、オン抵抗とは、このUMOSに電圧が印加されてオンし、ドレイン電極11からソース電極13にドレイン電流が流れるときの両電極間の抵抗である。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0044

【補正方法】変更

【補正内容】

【0044】また、前記寸法1については、可能な限り小さい方が、耐圧を高くし得るが、逆にオン抵抗が増加する。従って、寸法1は耐圧とオン抵抗の関係を考慮して決定する必要がある。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0045

【補正方法】変更

【補正内容】

【0045】次に、<u>図5</u>はこの発明の第2の発明を適用した第2実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0048

【補正方法】変更

【補正内容】

【0048】次に、図6はこの発明の第3の発明を適用した第3実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0050

【補正方法】変更

【補正内容】

【0050】こゝで、一般的には、このような構造にした方が、単一面積でのチャネル領域8の割合が増えるので、オン時の抵抗を低減し得るのであるが、一方、このような構造の場合は、寄生トランジスタが簡単にオンして了うことから、前記図10の従来例構造では、p型ベース層3をソース電極13に短絡させる必要がある。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0051

【補正方法】変更

【補正内容】

【0051】しかし、図6の第3実施例構造のように、トレンチ4の底部4aに p型ベース領域12を形成させた構造では、先に述べた如く、寄生トランジスタによる素子破壊が極めて起り難いために、n+型ソース層19を介して p型ベース層18をソース電極13に短絡させることができる。なお、この第3実施例装置においては、第2実施例装置の場合と同様に、トレンチ4の底部4aに形成される p型ベース領域12に代えて、ショットキーダイオード17を形成させてもよく、同様な作用、効果が得られるもので、この発明の第4発明を構成する。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正内容】

【0052】次に、<u>図7</u>はこの発明の第5の発明を適用 した第4実施例によるUMOS構造をもつ絶縁ゲート型 トランジスタの概要構成を模式的に示す断面図である。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0053

【補正方法】変更

【補正内容】

【0053】この第4実施例装置は、前記<u>図10</u>の従来例装値の構成において、前記図1の第1実施例による構成、つまり、トレンチ4の底部4aに p型ベース領域23を形成させたものであり、他の各部の構成は全く同一である。こゝで、<u>図7</u>中,20は前記ゲート電極7に対応するゲート電極、21は前記層間絶縁膜10に対応する層間絶縁膜、22は前記ソース電極9に対応するソース電極である。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0055

【補正方法】変更

【補正内容】

【0055】次に、図8はこの発明の第6の発明を適用した第5実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】0056

【補正方法】変更

【補正内容】

【0056】この第5実施例装置は、前記2000従来例の構成の一部に、前記2010第1実施例でのトレンチ4の底部4aに p型ベース領域12を形成させた構造を取り入れたものであり、他の各部の構成は全く同一である。こゝで、2010円のである。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】0058

【補正方法】変更

【補正内容】

【0058】次に、<u>図9</u>はこの発明の第8の発明を適用 した第6実施例によるUMOS構造をもつ絶縁ゲート型 トランジスタの概要構成を模式的に示す断面図である。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】0059

【補正方法】変更

【補正内容】

【0059】この第6実施例装置は、前記 $\overline{010}$ の従来例の構成の一部に、前記 $\overline{010}$ の第1実施例でのトレンチ4の底部4aに p型ベース領域12を形成させた構成、および前記 $\overline{06}$ の第3実施例の構成をそれぞれ取り入れたものであり、他の各部の構成は全く同一である。

【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】0062

【補正方法】変更

【補正内容】

[0062]

【発明の効果】以上、各実施例によって詳述したように、この発明によれば、第1導電型の第1の半導体層,および当該第1の半導体層の表面上に形成させた第2導電型の第2の半導体層を用い、第2の半導体層の表面側から第1の半導体層内に達するまで複数の各トレンチ凹部を選択的に堀り込み、かつ第2の半導体層の各トレンチ凹部に接する表面部に第1導電型の第1の半導体領域を選択的に形成させると共に、各トレンチ凹部内の底部に第2導電型の第2の半導体領域を選択的に形成させるか、あるいはショットキーダイオードを形成させ、また、各トレンチ凹部内の両内側壁面にゲート絶縁膜を介して個々の各ゲート電極を形成した上で、ソース電極に

より、これらの第2の半導体層、第1の半導体領域、および第2の半導体領域の相互間、あるいはこれらの第2の半導体層、第1の半導体領域、およびショットキーダイオードの相互間を短絡して構成させたので、トレンチコーナーでの電界集中が起こりにくく、また寄生トランジスタのベース電流が第2の半導体領域あるいはショットキーダイオードを通って流れることになり、この結果、降伏電圧に対する素子の耐圧の低下、ならびに寄生トランジスタのオンによる素子の破壊などをそれぞれ良好かつ効果的に防止し得るという優れた特長がある。

【手続補正24】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】この発明の第1の発明を適用した第1実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す断面図である。

【図2】同上第1実施例構成の要部を破断して模式的に 示す平面図である。

【図3】同上第1実施例装置にドレイン電圧を印加した ときの空乏層(電界強度分布)の状態を模式的に示す断 面説明図である。

【図4】同上第1実施例装置の等価回路図である。

【図5】この発明の第2の発明を適用した第2実施例に よるUMOS構造をもつ絶縁ゲート型トランジスタの概 要構成を模式的に示す断面図である。

【図6】 この発明の第3 (第4) の発明を適用した第3 実施例によるUMOS構造をもつ絶縁ゲート型トランジ スタの概要構成を模式的に示す断面図である。

【図7】 <u>この発明のの第5の発明を適用した第4実施例</u> <u>によるUMOS構造をもつ絶縁ゲート型トランジスタの</u> 概要構成を模式的に示す断面図である。

【図8】 この発明のの第6 (第7) の発明を適用した第 5 実施例によるUMOS構造をもつ絶縁ゲート型トラン ジスタの概要構成を模式的に示す断面図である。

【図9】 <u>この発明のの第8 (第9) の発明を適用した第6 実施例によるUMOS構造をもつ絶縁ゲート型トランジスタの概要構成を模式的に示す</u>断面図である。

【図10】 従来例によるUMOS構造をもつ絶縁ゲート 型トランジスタの概要構成を模式的に示す断面図であ る。

【図11】同上従来例装置にドレイン電圧を印加したと きの空乏層(電界強度分布)の状態を模式的に示す断面 説明図である。

【図12】<u>同上従来例装置の等価回路図である。</u> 【符号の説明】

- 1 n⁺型ドレイン層
- 2 n-型ドレイン層 (第1の半導体層)

3,18 p型ベース層 (第2の半導体層)

4 トレンチ (トレンチ凹部)

4 a 底部

4 b コーナー部

5 n+型ソース層 (第1の半導体領域)

6 ゲート絶縁膜

7, 14, 20 ゲート電極

8 チャネル領域

9, 13, 13a, 22, 24 ソース電極

10,21 層間絶縁膜

11 ドレイン電極

12,23 p型ベース領域(第2の半導体領域)

15 共通電極

16 ゲートパッド

17 ショットキーダイオード

19 n+型ソース領域(第3の半導体領域)

【手続補正25】


【補正対象書類名】図面

【補正対象項目名】図2


【補正方法】変更

【補正内容】

【図2】




【手続補正26】 【補正対象曹類名】図面 【補正対象項目名】図5 【補正方法】変更 【補正内容】 【図5】



【手続補正27】 【補正対象書類名】図面 【補正対象項目名】図6

【補正方法】変更 【補正内容】 【図6】



18: p型ベース層 (第2の半導体層) 19: n[†]型ソース領域 (第3の半導体領域)

【手続補正28】 【補正対象書類名】図面 【補正対象項目名】図7

【補正方法】変更 【補正内容】


20: ゲート電極

22: ソース電極

21: 層間給鞣膜

23: p型ベース領域(第2の半導体領域)

【手続補正29】 【補正対象書類名】図面 【補正対象項目名】図8 【補正方法】変更 【補正内容】 【図8】



【手続補正30】 【補正対象書類名】図面 【補正対象項目名】図9

【補正内容】 【図9】

【補正方法】変更

19-


【手続補正31】 【補正方法】変更 【補正対象書類名】図面 【補正内容】 【補正対象項目名】図10 【図10】

【手続補正32】 【補正対象書類名】図面

【補正対象項目名】図11 【補正方法】変更

【補正内容】

【図11】



【手続補正33】

【補正対象書類名】図面

【補正対象項目名】図12

【補正方法】変更

【補正内容】

【図12】

